SDRAM, W972GG6KB25I, 2Gbit, 800MHz, 1,7 à 1,9 V, WBGA 84 broches DDR2

Le W972GG6KB est une SDRAM DDR2 de 2 bits, et la vitesse impliquant -18, -25/25I et -3/-3I.Architecture à double vitesse de transmission : deux transferts de données par cycle dhorloge Latence CAS : 3, 4, 5, 6 et 7 Longueur du train dondes : 4 et 8 Strobes de données différentielles bidirectionnels (DQS et /DQS) transmis ou reçus avec des données Bord aligné avec lecture de données et centre aligné avec écriture de données DLL aligne les transitions DQ et DQS avec lhorloge Entrées dhorloge différentielle (CLK et /CLK) Masques de données (DM) pour écriture de données Les commandes entrées sur chaque bord CLK positif, les données et le masque de données sont référencées aux deux bords de /DQS Latence additive programmable /CAS prise en charge pour rendre lefficacité du bus de commande et de données Latence de lecture = latence additive plus latence CAS (RL = AL + CL) Réglage de limpédance du pilote hors puce (OCD) et terminaison intégrée (ODT) pour une meilleure qualité de signal Fonctionnement de la précharge automatique pour lire et écrire des trains dondes Modes actualisation automatique et autoactualisation Mise hors tension préchargée et mise hors tension active Masque de données décriture Latence décriture = latence de lecture - 1 (WL = RL - 1) Interface : SSTL_18